El proceso EPI (Epitaxy) es una tecnología clave de crecimiento de materiales en la fabricación de semiconductores . Epitaxies Una capa de material de silicio de cryicon o silicio de alta calidad o de aleación de silicio en un sustrato de silicio de cristal único para proporcionar una mejor plataforma de material para la fabricación de dispositivos sujetas a la subvención .}}}}} ul. Bicmos, chips RF, etc. .
1. Definición del proceso EPI
La epitaxia (crecimiento epitaxial) se refiere al crecimiento de los mismos o diferentes materiales a lo largo de la dirección de la red en un sustrato de cristal (generalmente silicio de cristal único) con una estructura de celosía existente para formar una nueva capa de material de cristal único con la misma orientación de cristal que el sustrato .}
2. El propósito principal del proceso EPI
| Objetivo | Ilustrar |
| Calidad de cristal mejorada | Proporcionar capas de crecimiento de alta calidad y baja densidad |
| Control de concentración y tipo de dopaje | Una región que es más baja (baja dopada) o más dopada que el sustrato, formando una región de deriva . |
| Introducción de ingeniería de tensión | Introducción de SIGE o estresores en la capa EPI para mejorar la movilidad portadora (como el silicio tenso) |
| Proporciona una capa de aislamiento del dispositivo | Admite la formación de capas de aislamiento vertical en SOI, Bicmos y otras estructuras |
| Admite estructuras de dispositivos de alto voltaje |
Por ejemplo, LDMOS e IGBT requieren una capa EPI gruesa y baja como una región de deriva para aumentar el voltaje de descomposición .
|
3. Clasificación de proceso EPI
1. Clasificación por tipo de material
| Tipo | Describir |
| Si EPI | La capa epitaxial de silicio de cristal simple más común |
| Sige EPI | Capas epitaxiales de silicio dopadas con germanio para ingeniería de tensión o dispositivos RF |
| SI: C EPI | Capa epitaxial de silicio dopada con carbono para limitar la difusión de boro (PMOS) |
| III-V EPI | GaAs, INP, etc. ., utilizado principalmente en dispositivos optoelectrónicos, dispositivos de alta velocidad (generalmente no en la línea principal del CMOS) |
2. Clasificación por tipo de dopaje
| Tipo | Describir |
| EPI de tipo N | Fósforo/arsénico Dopado, adecuado para la capa de deriva de dispositivos de potencia como N-LDMOS |
| EPI de tipo P | Boron dopado, adecuado para la estructura del dispositivo CMOS de tipo P |
| EPI intrínseco | Dopaje muy bajo, cerca del silicio intrínseco, para aplicaciones de alto voltaje |
Clasificación 3. por forma estructural
| Tipo | Ilustrar |
| EPI de una sola capa | Estructura de grosor/dopaje |
| EPI multicapa | Dopaje graduado, como las capas de P/N alternativas requeridas para las estructuras de superjuncia SJ MOSFET |
| EPI selectivo | Cultive solo en áreas locales de la oblea (como fuente/drenaje), utilizada para FINFET o estructuras tensas |
4. Descripción general del flujo de proceso EPI
Preparación del sustrato:
- Limpieza de obleas de silicio pulido (limpieza RCA);
- Retire la capa de óxido original (tratamiento con gas HF o HCl);
- Reducción de la superficie para limpiar la superficie desnuda Si (100)
Crecimiento cristalino (reacción epitaxial):
-Utilice el proceso CVD (deposición de vapor químico);
-Sares de reacción comunes:
-Sih₄ (Silane), SICL₄, HCL
-Doping Gas: Ph₃ (fósforo), B₂h₆ (Boron), Ash₃ (Arsénico)
Parámetros de control de procesos:
-Temperatura: 900 grados ~ 1200 grados (reactor de pared caliente o pared fría)
-Presión: baja presión o presión atmosférica;
-Índice de crecimiento:<1μm/min (strict requirements on thickness/uniformity)
Postprocesamiento:
-Niiformidad de espesor de prueba, distribución de dopaje;
-Apasado de la altura de la altura;
-Surface Defect Analysis (E . G . usando óptica/sem/AFM/etc. para detectar la dislocación de cristales)
5. escenarios comunes de la aplicación EPI
1. dispositivos de potencia (LDMOS, IGBT, diodo)
La capa EPI de bajo dopaje y gruesa forma una región de deriva;
Aumentar el voltaje de descomposición y reducir la pérdida de conducción .
2. FINFET/CMOS Dispositivos de alto rendimiento
Sige EPI selectivo en fuente/drenaje;
Introducir la tensión, mejorar la movilidad y reducir la resistencia .
3. dispositivos RF (RF CMOS, HBT)
La capa Sige EPI controlada con precisión forma estructuras heterogéneas (como Sige HBT);
Proporciona una mejor respuesta de frecuencia y características de bajo ruido .
6. desafíos del proceso EPI
| Desafío | Ilustrar |
| Control de defectos de la red | La capa EPI debe mantener una baja densidad de dislocación (e . g . tdd <1e4) |
| Control de precisión de dopaje | Para lograr <5% de variación, especialmente en estructuras de múltiples capas |
| Limpieza de la interfaz | Las impurezas/oxidación de la interfaz pueden causar desajuste de cristal y degradación eléctrica |
| Altura de paso/control de escaleras | Altos requisitos para la fotolitografía y planitud posteriores |
| Costo | El equipo EPI es costoso, lento y costoso |
7. relación entre EPI y otras tecnologías
| Tecnología | Relación |
| Soi | EPI se puede cultivar en capas de silicio para la fabricación de dispositivos |
| Finfet | Fuente/drenaje a menudo utiliza EPI selectivo para introducir la tensión |
| Súper unión | Múltiples capas de capas EPI de tipo P/N alternativas forman una estructura MOS de alto voltaje |
| CMOS de alto voltaje | La capa EPI constituye una región de deriva de alto voltaje y optimiza conjuntamente Ron y BV con la capa enterrada |
Resumir
| Proyecto | Contenido |
| Objetivo | Proporcionar estructuras de cristal individual de alta calidad y controlado por dopaje |
| Forma | Epitaxia de cristal de deposición de vapor químico (CVD) en obleas |
| Solicitud | Dispositivos de alto voltaje, RF, FINFET, SOI, dispositivos de potencia, etc. . |
| Desafío | Defectos de cristal, precisión de dopaje, planitud de superficie, costo |
