1. Antecedentes: ¿Por qué no son suficientes Silicon Wafers?
El primer paso en la fabricación de semiconductores es obtener una oblea de silicio de cristal -} pulido (generalmente una oblea Czochralski cultivada utilizando el método CZ).
Sin embargo, aunque estas obleas son cristales individuales, sus superficies pueden no cumplir con los estrictos requisitos del dispositivo para la pureza, la densidad de defectos, la precisión de dopaje y la estructura.
Particularmente en nodos de proceso avanzados y dispositivos de rendimiento -, creando regiones activas directamente en la oblea original presenta limitaciones:
- El alto contenido de oxígeno en la masa de la oblea (CZ Silicon a menudo tiene precipitados de oxígeno), lo que afecta la vida útil del portador minoritario del dispositivo y la fuga.
- El perfil de dopaje de la oblea no se puede ajustar con precisión (especialmente cuando se requieren ultra - uniones poco profundas o estructuras de gradiente).
- micro - Los defectos, como dislocaciones y rasguños, pueden existir en la superficie, lo que afecta directamente el rendimiento.
- Algunos dispositivos requieren materiales heterogéneos (como Sige, GaAs - en - Si, y Sic - en - si) - materiales que no se pueden lograr con el wafer en sí.
Esto requiere una tecnología controlable de "resurgimiento" - el proceso de crecimiento epitaxial (EPI).
2. Definición central del proceso EPI
La epitaxia se refiere al crecimiento de una sola película delgada de cristal - en un solo sustrato de cristal - con la misma orientación de cristal que el sustrato.
Esto puede ser homoepitaxial (SI en Si) o heteroepitaxial (Sige on Si, Gan on Sic, etc.).
Características clave:
La capa epitaxial "hereda" la estructura de red del sustrato (orientación y alineación de cristal) y tiene una baja densidad de defectos.
El grosor es controlable (desde unos pocos nanómetros hasta decenas de micras).
El tipo de dopaje, la concentración y el gradiente se pueden ajustar con precisión de acuerdo con el diseño.
3. ¿Por qué utilizar el proceso EPI?
Esto puede explicarse desde tres perspectivas: rendimiento, proceso y la introducción de nuevos materiales:
3.1 Mejora del rendimiento
Reducción de la densidad de defectos
EPI puede hacer crecer una "capa libre de defecto -" que aísla los defectos del sustrato de la región activa, aumentando así la vida útil del transportista minoritario (particularmente importante para los dispositivos de potencia). Optimización de estructuras de dopaje
Ultra - Las uniones poco profundas o los perfiles de dopaje graduados se pueden lograr, mejorando el voltaje de descomposición y las características de conducción.
Mejora del rendimiento eléctrico
High - Las capas epitaxiales de resistencia (EPI) pueden reducir la capacitancia parásita (adecuada para dispositivos de frecuencia {{1 1}}}), mientras que las capas epitaxiales gruesas pueden mejorar el voltaje de la potencia de los dispositivos de potencia.
3.2 Controlabilidad del proceso
Aislamiento del dispositivo
Usar una capa EPI de resistencia - alta puede mejorar el aislamiento entre los dispositivos y reducir la diafonía parásita.
Reduciendo el pestillo - arriba
En CMOS, la capa epitaxial puede suprimir la activación de las estructuras de tiristores parásitos.
Espesor flexible
Los diferentes productos pueden tener espesores de EPI personalizados en el mismo sustrato (especialmente en las aplicaciones de potencia, analógica y RF).
3.3 Introducción de nuevos materiales
Ingeniería de tensión
Sige Epitaxy, SIC Epitaxy y GaN Epitaxy se logran a través de EPI.
Integración heterogénea
En la fotónica de silicio, los MEMS y los dispositivos de potencia, EPI se puede usar para crecer III - V materiales en silicio. Las estructuras de superlatción, como HBTS y los láseres de pozos cuánticos, requieren una deposición alterna de capas de materiales con diferentes espacios de banda, lo que requiere EPI.
4. Tipos de procesos EPI comunes
| Proceso | Características | Aplicaciones |
|---|---|---|
|
SI EPI (cobertura homogénea) |
High - Pureza SI Capas cultivadas en sustratos SI |
CMOS, dispositivos de alimentación |
|
Sige EPI |
Contenido de GE controlable, tensión - recubierta |
Aceleración de PMOS, Sige HBT |
|
Sic epi |
Alta dureza, alta conductividad térmica, campo de ruptura alta | Power Electronics (Mosfet de carburo de silicio) |
|
Gan EPI |
Bandgap ancho, alta movilidad de electrones | High - frecuencia, alto - potencia rf |
|
GE EPI en SI |
Integración optoelectrónica, CMOS tensos | Fotónica de silicio, detección de infrarrojos |
5. Desafíos técnicos del proceso EPI
Defectos de la interfaz: la coincidencia de red entre la capa epitaxial y el sustrato requiere una precisión extremadamente alta, de lo contrario se generarán dislocaciones.
Manejo del estrés: el estrés excesivo durante el crecimiento heteroepitaxial puede causar deformación o grietas.
Control de dopaje preciso: el rango de concentración puede alcanzar los 10F³ - 10²⁰ cm⁻³, con un requisito de precisión de ± 1%.
Uniformidad de espesor: las obleas grandes - diámetro (300 mm) requieren uniformidad de espesor de<1%.
6. Resumen
El proceso EPI surgió porque puede "remodelar" la oblea para crear una calidad alta -, designable, baja -} y una capa de superficie de dopaje controlable. Esto no solo extiende la vida útil de los CMO de silicio, sino que también proporciona una ruta para la implementación de nuevos materiales y nuevas estructuras de dispositivos.
Sin EPI, sería difícil lograr el alto - PMOS de rendimiento, Power MOSFET, SIGE HBT y dispositivos de potencia SIC/GAN.
