En el proceso de fabricación de chips, se escucha a menudo el término "SOI". Y la fabricación de chips también suele utilizar sustratos SOI para fabricar circuitos integrados. La estructura única de los sustratos SOI puede mejorar enormemente el rendimiento de los chips, entonces, ¿qué es exactamente SOI? ¿Cuáles son sus ventajas? ¿En qué campos se utiliza? ¿Cómo se fabrica?
¿Qué es un sustrato SOI?
SOI es la abreviatura de Silicon-On-Insulator. Literalmente significa silicio sobre una capa aislante. La estructura real es que hay una capa aislante ultrafina, como SiO2, sobre la oblea de silicio. Hay otra fina capa de silicio sobre la capa aislante. Esta estructura separa la capa de silicio activo de la capa de silicio del sustrato. En el proceso tradicional del silicio, el chip se forma directamente sobre el sustrato de silicio sin utilizar una capa aislante.
¿Cuáles son las ventajas del sustrato SOI?
Corriente de fuga de sustrato baja
Debido a la presencia de una capa aislante de óxido de silicio (SiO2), aísla eficazmente el transistor del sustrato de silicio subyacente. Este aislamiento reduce el flujo de corriente no deseado desde la capa activa al sustrato. La corriente de fuga aumenta con la temperatura, por lo que la confiabilidad del chip se puede mejorar significativamente en entornos de alta temperatura.
Reducir la capacitancia parásita
En la estructura SOI, la capacitancia parásita se reduce significativamente. Las capacitancias parásitas a menudo limitan la velocidad y aumentan el consumo de energía, por lo que agregan un retraso adicional durante la transmisión de la señal y consumen energía adicional. Al reducir estas capacitancias parásitas, las aplicaciones son comunes en chips de alta velocidad o baja potencia. En comparación con los chips ordinarios fabricados con el proceso CMOS, la velocidad de los chips SOI se puede aumentar en un 15% y el consumo de energía se puede reducir en un 20%.
Aislamiento de ruido
En aplicaciones de señal mixta, el ruido generado por los circuitos digitales puede interferir con los circuitos analógicos o de RF, degradando así el rendimiento del sistema. Dado que la estructura SOI separa la capa de silicio activa del sustrato, en realidad logra una especie de aislamiento de ruido inherente. Esto significa que es más difícil que el ruido generado por los circuitos digitales se propague a través del sustrato hasta los circuitos analógicos sensibles.
¿Cómo fabricar sustrato SOI?
Generalmente existen tres métodos: SIMOX, BESOI, método de crecimiento de cristales, etc. Debido al espacio limitado, aquí presentamos la tecnología SIMOX más común.
SIMOX, el nombre completo de Separación por Implantación de OXígeno, consiste en utilizar la implantación de iones de oxígeno y el posterior recocido a alta temperatura para formar una capa gruesa de dióxido de silicio (SiO2) en el cristal de silicio, que sirve como capa aislante de la estructura SOI.
Los iones de oxígeno de alta energía se implantan en una profundidad específica del sustrato de silicio. Controlando la energía y la dosificación de los iones de oxígeno, se puede determinar la profundidad y el espesor de la futura capa de dióxido de silicio. La oblea de silicio implantada con iones de oxígeno se somete a un proceso de recocido a alta temperatura, generalmente entre 1100 grados y 1300 grados. A esta alta temperatura, los iones de oxígeno implantados reaccionan con el silicio para formar una capa continua de dióxido de silicio. Esta capa aislante está enterrada bajo el sustrato de silicio, formando una estructura SOI. La capa de silicio superficial se convierte en la capa funcional para fabricar el chip, mientras que la capa de dióxido de silicio que se encuentra debajo actúa como una capa aislante, aislando la capa funcional del sustrato de silicio.
¿En qué chips se utilizan los sustratos SOI?
Se pueden utilizar en dispositivos CMOS, dispositivos RF y dispositivos fotónicos de silicio.
¿Cuáles son los espesores comunes de cada capa de sustratos SOI?
Espesor de la capa de sustrato de silicio: 100 μm / 300 μm / 400 μm / 500 μm / 625 μm ~ y superior
Espesor de SiO2: 100 nm a 10 μm
Capa de silicio activo: mayor o igual a 20 nm
